组合逻辑电路中的竞争冒险

2010-07-14 16:22 阅读(?)评论(0)

    【相关知识】:门的传输延迟时间、竞争、冒险、卡诺图、冗余项等。

【解题方法】:先用代数法或卡诺图法识别竞争冒险现象,再讨论消除冒险现象的方法。

【解答过程】:由于门电路普遍存在传输延迟时间,输入信号经过不同途径传输后,到达同一个门的输入端的时间有早有迟,这种时间差别的现象称为竞争。有的竞争不会产生错误输出,称非临界竞争,有的竞争要产生错误输出,称临界竞争,或称冒险。

        在图1(a)电路中,在不考虑传输时间时,与门输出,或门输出。若考虑延迟时间,则在输入信号A的作用下,将得到如图1(b)所示波形。由波形图可见,ZA波形中出现正尖脉冲,使ZA不能恒为0,ZO输出波形中出现负尖脉冲,使ZO不能恒为1,引起竞争冒险现象。

        一、 可以用代数法和卡诺图法来判断一个电路是否存在冒险现象。

        如图2电路,当B=C=1时,存在以上型冒险。

        也可用卡诺图法来判断。画出卡诺图如图3所示,的包围圈是与项的包围圈是与项。在B=C=1时,包围圈(1,3)代表,包围圈(6,7)代表A,因此存在冒险。当两个圈之间彼此包含有相邻项(这里是),且此两个包围圈之间没有公共部分,则这两个包围圈的和式存在冒险。

        二、要消除冒险现象,可采取几种方法:

        1、在与—或表达式中增加冗余项

        的冗余项是BC,加上冗余项后,使逻辑表达式变成,此时当B=C=1,使Z=1,于是,消除了在B=C=1时的冒险现象。

        2、设禁止脉冲

        在输入信号可能发生竞争冒险的时间内,用一个禁止脉冲将有关门封锁。以译码器中的输出为例。

        输入信号AB接到译码器地址,当输入信号AB由10变为01时,由于传输时间不一样,使的波形如图4所示,输出产生一个正干扰脉冲。利用译码器的使能端可消除竞争冒险现象,只要在引起竞争冒险的传输时间内,在使能端上加1,使译码器禁止工作即可,见图4所示。

        此外,在输出端接一个几百PF的滤波电容,将输出的干扰脉冲滤去,但此电容也会使电路的输出波形的边沿变坏,因此,一般只用于工作速度不高的电路中。

        组合逻辑电路和异步时序逻辑电路中都存在冒险现象,但是在时序电路中包含有大量组合电路,故对组合逻辑电路的冒险现象要更加注意。

 
表  情:
加载中...
 

请各位遵纪守法并注意语言文明